การใช้งานซอฟต์แวร์ Open Source FPGA Design Tools สำหรับบอร์ด Lattice iCE40 FPGA#

Keywords: Lattice iCE40 FPGA, Open Source Hardware, OSHW FPGA Boards, FOSS FPGA Design Tools

▷ ชิป FPGA ของบริษัท Lattice Semiconductor#

Lattice Semiconductor เป็นอีกหนึ่งบริษัทที่เป็นผู้ผลิตชิป FPGA ซึ่งมีอยู่หลายตระกูล (FPGA Families) แบ่งออกเป็นกลุ่มตามลักษณะการใช้งาน และความสามารถของชิป เช่น การใช้งานชิป FPGA สำหรับการประมวลผลข้อมูลภาพและวิดีโอ อาจจำเป็นต้องเชื่อมต่อกับโมดูลกล้องด้วย LVDS / MIPI CSI Interface และต้องสามารถเขียนอ่านข้อมูลลงในหน่วยความจำภายในขนาดใหญ่ (Embedded Large Memory) และหน่วยความจำภายนอกได้ เช่น DDR3/DDR4 Memory เป็นต้น

  • General-Purpose FPGAs
    • Lattice Avant FPGA Architecture (16nm FinFET)
      • Avant-E (LUT4: 196K - 477K )
    • Lattice Nexus FPGA Platform (28nm FD-SOI: "fully depleted silicon-on-insulator")
      • Certus-NX (LUT4: 17K - 39K)
      • CertusPro-NX (LUT4: 52K - 96K)
    • ECP5/ECP5-5G (40nm process, LUT4: 12K - 84K)
    • LatticeECP3 (65nm process, LUT4: 17K - 149K)
    • LatticeECP2/M (LUT4: 6K - 68K)
    • LatticeXP2 (LUT4: 5K - 40K)
  • Video Bridging & Processing FPGAs
    • CrossLink-NX, CrossLinkPlus, CrossLink
  • Security FPGAs (with Crypto Hard IP Cores)
    • MachXO5-NX
    • MachXO3, MachXO3D
    • MachXO2
    • MachXO
  • Ultra-Low Power & Form Factor FPGAs (40nm process)
    • iCE40 UltraPlus
    • iCE40 Ultra
    • iCE40 LP/HX

ซอฟต์แวร์ในการออกแบบวงจรสำหรับชิป Lattice FPGA (มีเวอร์ชันสำหรับ Windows และ Linux) ได้แก่

ซอฟต์แวร์ Lattice Radiant จะใช้กับชิป Lattice FPGA หลายรุ่นที่ออกมาใหม่ เช่น Avant-E, Certus-NX / CertusPro-NX แต่ถ้าชิปเป็นรุ่นอื่น ๆ โดยปรกติ ก็จะใช้ซอฟต์แวร์ Lattice Diamond

ในกรณีที่มีการพัฒนาซอฟต์แวร์และการออกแบบวงจรที่มีซีพียูอยู่ภายในชิป FPGA (Lattice FPGA-based Processor System Design) ก็จะต้องใช้ซอฟต์แวร์ Lattice Propel ร่วมด้วย

ข้อสังเกต: ซอฟต์แวร์ iCEcube2 มีการใช้งานมาตั้งแต่ประมาณปีค.ศ. 2012 จะใช้ได้กับชิป FPGA รุ่นเก่า เช่น iCE40 LP/HX และ iCE40UP5K และอาจไม่มีการอัปเดทอีกต่อไป

ชิปในตระกูล iCE40 แม้ว่าจะเป็นชิปรุ่นเก่าและมีความจุลอจิกไม่มากนัก แต่ก็สามารถนำไปใช้งานได้กับซอฟต์แวร์ FPGA Toolchain ประเภท FOSS (Free & Open Source Software) เช่น Project IceStorm โดย Clifford Wolf โดยไม่จำเป็นต้องใช้ซอฟต์แวร์ของบริษัท Lattice Semiconductor

รูป: ตัวอย่างการใช้งานซอฟต์แวร์ Lattice Radiant v2023.1 สำหรับชิป iCE40 UltraPlus

รูป: การแสดงผังวงจรที่ได้จากการสังเคราะห์วงจร โดยใช้เครื่องมือที่มีชื่อว่า Lattice Radiant - Netlist Analyzer

 

▷ ตัวอย่างบอร์ด iCE40 FPGA#

ตัวอย่างบอร์ด FPGA ที่มีชิป iCE40HX-1K หรือ iCE40LP/HX-8K ได้แก่

  • iCEstick Evaluation Kit
    • FPGA: iCE40HX-1K
    • Bitstream Storage: Micron 32Mbits N25Q32 SPI Flash
    • USB-SPI & USB-Serial Bridge: FTDI FT2232H
    • USB Type-A Connector
    • Onboard MEMS Oscillator: 12MHz
    • 1x 2x6-pin Digilent Pmod Connector
    • 1x IrDA Transceiver
    • Release Date: August 2013
  • Lattice iCE40HX-8K Breakout Board
    • FPGA: iCE40HX-8K-CT256 (7,680 LUT4)
      • Core Voltage: 1.2V
      • I/O Banks & Voltage: 4x I/O Banks (3.3V)
    • Bitstream Storage: 16MBits SPI Flash
    • USB-SPI & USB-Serial Bridge: FTDI FT2232H
    • Mini-USB Connector
    • Onboard MEMS Oscillator: 12MHz
    • 8x User LEDs
    • 2x20 Pin Headers
    • Release Date: November 2013
  • Olimex iCE40HX8K-EVB
    • FPGA: iCE40HX-8K-CT256 (7,680 LUT4)
    • Bitstream Storage: 16MBits SPI Flash
    • Async. SRAM: Samsung 512KB K6R4016V1D (3.3V, 16-bit Data Bus)
    • 2x User Status LEDs
    • 2x User Buttons + 1x Reset Button
    • Onboard Oscillator: 100 MHz
    • Onboard FPGA Programmer: None
    • Programming Connector (SPI Mode): 2x5 Pins
    • Open-Source-Hardware (OSHW): Apache-2.0-License
    • GitHub Repo: https://github.com/OLIMEX/iCE40HX8K-EVB
    • Release Date: August 2016
  • TinyFPGA-BX by TinyFPGA.com (USA)
  • Alchitry Cu FPGA Development Board from SparkFun / Alchitry Labs (USA)
    • FPGA: iCE40HX-8K-CB132 (7,680 LUT4)
    • USB Interface: FTDI FT2232HQ
    • Bitstream Storage: SPI Flash
    • Onboard Oscillator: 100MHz
    • USB-C Connector
    • 8x User LEDs
    • 1x User Button
    • Release Date: July 2018
    • Price: $53.50 USD -iCESugar-Nano from Muse Lab (China)
    • FPGA: Lattice iCE40LP1K-CM36 (1,280 LUT4)
    • Bitstream Storage: SPI Flash W25Q16 (2MB)
    • Onboard FPGA Programmer / Debugger: iCELink (APM32F1-based)
      • Drap & Drop Programming (based on ARM Mbed DAPLink)
      • MCO Clock Sources for FPGA: 8 / 12 /36 / 72 MHz
    • GitHub Repo: https://github.com/wuxx/icesugar-nano
    • Release Date: May 2022
  • icoBOARD Gamma FPGA v1.1 Shield for RPi
    • FPGA: Lattce iCE40HX-8K
    • Serial-to-SPI Interface: Lattice MachXO2
    • Storage
      • 16MB SPI Flash (for Configuration Bitstream
      • 64Mbits HyperRAM (8-bit data wide)
      • 8MBits SRAM (16-bit data wide)
    • 3x User LEDs
    • 2x User Buttons
    • 4x 16-pin 100mil I/O Connectors
    • Release Date: January 2016

รูป: Lattice iCEstick Evaluation Kit (iCE40HX-1K)

รูป: Lattice iCE40HX-8K Breakout Board

รูป: Olimex iCE40HX-8K-EVB (iCE40HX-8K)

รูป: TinyFPGA BX (iCE40LP-8K)

 

ในบทความนี้ได้เลือกใช้ชิป Lattice FPGA รุ่น iCE40UP5K ในตระกูล iCE40 UltraPlus Low-Power FPGA (Datasheet) เพื่อนำมาทดลองใช้งานกับซอฟต์แวร์ประเภท Open Source ของโปรเจกต์ที่มีชื่อว่า iCEStorm

ตัวอย่างบอร์ด FPGA ที่มีชิป iCE40UP5K ได้แก่

 

รูป: บอร์ด iCEBreaker

รูป: บอร์ด iCEBreaker-Bitsy

รูป: บอร์ด Pico Ice (TinyVision.ai)

รูป: บอร์ด iCE-V Wireless FPGA Board

รูป: บอร์ด UPduino v3.0 (TinyVision.ai)

รูป: บอร์ด iCE40UP5K FPGA + STM32G031

รูป: บอร์ด NRFICE Board (Hurley Research)

รูป: บอร์ด iCESugar FPGA Board (v1.5)

รูป: บอร์ด Doppler Board

รูป: การระบุองค์ประกอบบนบอร์ด iCESugar FPGA Board (v1.5)

รูป: ผังวงจร Schematic ของบอร์ด iCESugar FPGA Board (v1.5)

 

▷ Lattice iCE40UP5K FPGA#

ข้อมูลเชิงเทคนิคเกี่ยวกับชิป iCE40UP5K (Datasheet)

  • iCE40 UltraPlus Family
  • 40nm Low-Power CMOS Process
  • Core Voltge: 1.2V
  • Chip Package: QFN-48
  • Logic Cells (LUT4 + Flip-Flop): 5,280
  • sysMEM Embedded Block RAM (EBR) Memory: 30 Blocks, 4Kbits per Block
  • Single-Port RAM (SPRAM) Memory: 4 Blocks, 256 KBits per Block
  • sysDSP DSP Blocks (16x16-bit Multiplier, 32-bit Accumulator): 8 Blocks
  • sysCLOCK PLL: 1
  • I2C Controller (Hard IP): 2
  • SPI Controller (Hard IP): 2
  • On-board Oscillator: 48MHz (HF) & 10kHz (LF)
  • 24mA PWM-based LED Driver (Current Sink): 3
  • Global Clock Input Pins: 6
  • On-chip Configuration Data Storage:
    • Volatile Configuration RAM (CRAM)
    • Non-volatile "One-Time-Programmable" Configuration Memory (NVCM)
  • SPI-based Device Programming (Configuring On-chip CRAM)
  • IC Package: 48-pin QFN (39 I/Os max.)
  • Software Support:
    • Lattice Diamond
    • iCEcube2

รูป: แผนผังแสดงองค์ประกอบเชิงสถาปัตยกรรมภายในชิป iCE40UP5K

รูป: โครงสร้างภายในของ 4-Input LUT + Flip-Flop และ Logic Cells

รูป: องค์ประกอบภายใน I/O Block

รูป: องค์ประกอบภายในของ sysDSP DSP Block

 

▷ การติดตั้งซอฟต์แวร์ FOSS FPGA Tool สำหรับ Ubuntu#

การทำคำสั่งเพื่อทำขั้นตอนการติดตั้งโปรแกรมต่าง ๆ ที่เกี่ยวข้อง มีดังนี้

$ sudo apt install \
  build-essential git mercurial cmake clang pkg-config \
  bison flex gawk tcl-dev xdot graphviz \
  libffi-dev libreadline-dev \
  python3 python3-dev libftdi-dev \
  libboost-dev libboost-filesystem-dev \
  libboost-thread-dev libboost-program-options-dev \
  libboost-iostreams-dev libeigen3-dev

## Build / Install Yosys
$ mkdir -p ~/Tools && cd ~/Tools
$ git clone https://github.com/YosysHQ/yosys.git
$ cd yosys
$ make -j $(nproc)
$ sudo make install

# Check the version
$ yosys --version
Yosys 0.31+45 (git sha1 ff3c7873f, clang 14.0.0...)

# see: https://github.com/YosysHQ/nextpnr/blob/master/README.md

## Build / Install IceStorm
$ mkdir -p ~/Tools && cd ~/Tools
$ git clone https://github.com/YosysHQ/icestorm.git
$ cd icestorm
$ make -j $(nproc)
$ sudo make install

## Build / Install NextPNR
$ mkdir -p ~/Tools && cd ~/Tools
$ git clone https://github.com/YosysHQ/nextpnr.git
$ cd nextpnr

# Option 1: No GUI 
$ cmake -DARCH=ice40 -DCMAKE_INSTALL_PREFIX=/usr/local .

# Option 2: with GUI
$ sudo apt install qtbase5-dev qt5-qmake
$ cmake -DBUILD_GUI=ON -DARCH=ice40 -DCMAKE_INSTALL_PREFIX=/usr/local . 

$ make -j $(nproc)
$ sudo make install

 

ในกรณีที่ใช้บอร์ด Muse Lab iCE-Sugar FPGA Board แนะนำให้ติดตั้งโปรแกรม icesprog ของ Muse Lab

## Build / Install the 'iceprog' tool
$ sudo apt install libhidapi-dev libusb-1.0-0-dev
$ mkdir -p ~/Tools/icesprog && cd ~/Tools/icesprog
$ wget https://github.com/wuxx/icesugar/raw/master/tools/src/icesprog.c
$ gcc -Wall icesprog.c -o icesprog \
   -I/usr/include/libusb-1.0 -I/usr/include/hidapi \
   -lusb-1.0 -lhidapi-libusb 
$ sudo cp icesprog /usr/local/bin/

 

▷ วงจรสาธิตการใช้งานสำหรับบอร์ด iCE-Sugar#

ตัวอย่างวงจรสาธิตสำหรับบอร์ด iCE-Sugar ประกอบด้วย 3 ไฟล์

  • leds.v เป็นโค้ด Verilog ที่สร้างวงจรตัวนับแบบไบนารี แล้วใช้ 3 บิต เป็นเอาต์พุตนำไปต่อกับขา RGB LED บนบอร์ดทดลอง
  • leds.pcf เป็นไฟล์ Physical Constraint File เพื่อกำหนดตำแหน่งขาของชิป สำหรับ I/O ของวงจร
  • Makefile เป็นไฟล์สำหรับใช้กับคำสั่ง make เพื่อคอมไพล์โค้ดให้เป็นไฟล์บิตสตรีม (.bin)

File: leds.v

module leds(
   input  wire clk,
   output wire led_r, 
   output wire led_g, 
   output wire led_b
);

localparam N = 24;

reg [N-1:0] counter = 0; // N-bit register
wire [1:0]  selected_bits;

assign selected_bits = { counter[N-1], counter[N-2] };
assign led_r = ~(selected_bits == 2'b01);
assign led_g = ~(selected_bits == 2'b10);
assign led_b = ~(selected_bits == 2'b11);

always @(posedge clk) begin
   counter <= counter + 1'b1; // increment the counter value
end

endmodule

File: leds.pcf

# For the iCE40 UltraPlus (iCE40UP5K-QFN): iCE-Sugar Board
# Pin35=CLK (12MHz), Pin41=Green, Pin40=Red, Pin39=Blue
set_io clk   35
set_io led_r 40
set_io led_g 41
set_io led_b 39

File: Makefile

filename = leds
pcf_file = $(filename).pcf

build:
    yosys -p 'synth_ice40 -top $(filename) -json $(filename).json' $(filename).v
    nextpnr-ice40 \
        --up5k --package sg48 \
        --json $(filename).json \
        --pcf $(pcf_file) \
        --asc $(filename).asc
    icepack $(filename).asc $(filename).bin

clean:
    rm -rf $(filename).blif $(filename).asc $(filename).bin $(filename).json

รูป: บอร์ด iCE-Sugar ที่ได้นำมาทดลอง

 

เมื่อได้ไฟล์ leds.bin ก็สามารถนำไปโปรแกรมลงชิป FPGA ได้ ให้เชื่อมต่อบอร์ด iCE-Sugar กับคอมพิวเตอร์ของผู้ใช้ทางพอร์ต USB แล้วจะมองเห็นไดรฟ์ปรากฎที่มีชื่อว่า iCELink จากนั้นให้คลิกเลือกไฟล์ .bin แล้วลากไปยังไดรฟ์ดังกล่าว

 

หากจะลองใช้คำสั่ง icesprog ก็มีตัวอย่างดังนี้

$ lsusb | grep "ID 1d50:602b"
Bus 001 Device 010: ID 1d50:602b OpenMoko, Inc. FPGALink

$ icesprog -p
probe chip
board: [iCESugar]
flash: [w25q64] (8MB)
done

$ icesprog -e -w leds.bin
flash offset: 0x00000000
write flash (104090 (0x1969a) Bytes)
write 0x00000000
write 0x00010000
done

ข้อสังเกต:

  • iceprog เป็นโปรแกรมของ Project IceStorm สำหรับการอัปโหลดไฟล์บิตสตรีม iCE40 ที่ใช้กับอุปกรณ์ FT2232H-based Lattice iCE Programmer
  • icesprog เป็นโปรแกรมของ Muse Lab ที่ใช้กับอุปกรณ์ STM32F1-based Programmer เพื่อเขียนไฟล์บิตสตรีมไปยังชิป SPI Flash บนบอร์ด iCE-Sugar

 

▷ การสาธิตการใช้วงจร Hard IP ภายในชิป iCE40 UltraPlus#

อีกตัวอย่างหนึ่งเป็นโค้ด Verilog เพื่อสาธิตการใช้งานวงจร On-Chip High-Freq. Oscillator (48MHz max.) (SB_HFOSC) และวงจรควบคุม RGB LED Driver + 3x Open-Drain Outputs (SB_RGBA_DRV) ของชิป iCE40 UltraPlus

รูป: วงจร SB_RGBA_DRV และ I/O สำหรับการเชื่อมต่อสัญญาณภายใน

ตัวอย่างวงจรสาธิตสำหรับบอร์ด iCE-Sugar ประกอบด้วย 3 ไฟล์

  • rgb_leds.v เป็นโค้ด Verilog ที่สร้างวงจรตัวนับแบบไบนารี แล้วใช้ 3 บิต เป็นเอาต์พุตนำไปต่อกับขา RGB LED บนบอร์ดทดลอง แต่วงจรนี้ใช้วงจรสร้างสัญญาณ Clock ภายในชิป FPGA
  • rgb_leds.pcf เป็นไฟล์ Physical Constraint File เพื่อกำหนดตำแหน่งขาของชิป สำหรับ I/O ของวงจร
  • Makefile เป็นไฟล์สำหรับใช้กับคำสั่ง make เพื่อคอมไพล์โค้ดให้เป็นไฟล์บิตสตรีม (.bin)

 

File: rgb_leds.v

module rgb_leds (
  output wire [2:0] rgb_leds
);

localparam N = 26; // the bit width of the counter

wire clk; // on-chip clock
reg  [N-1:0] counter;
wire [1:0]   selected_bits;
wire [2:0]   rgb_ctrl;

// Use the High-Frequency Internal Oscillator
SB_HFOSC osc(.CLKHFPU(1'b1), .CLKHFEN(1'b1), .CLKHF(clk));

defparam osc.CLKHF_DIV = "0b01"; 
// 00=48MHz, 01=24MHz, 10=12MHZ, 11=6MHz

// Counter
always @(posedge clk) begin
   counter <= counter + 1'b1;
end

assign selected_bits = { counter[N-1], counter[N-2] };
// RGB control signals are active-high.
assign rgb_ctrl[0] = (selected_bits == 2'b01); // Blue
assign rgb_ctrl[1] = (selected_bits == 2'b10); // Red
assign rgb_ctrl[2] = (selected_bits == 2'b11); // Green

// Instantiate RGB_DRIVER primitive
SB_RGBA_DRV driver (
    .RGBLEDEN(1'b1),           // enable control for LEDs
    .RGB0PWM ( rgb_ctrl[0] ),  // RGB LED control signal 0
    .RGB1PWM ( rgb_ctrl[1] ),  // RGB LED control signal 1
    .RGB2PWM ( rgb_ctrl[2] ),  // RGB LED control signal 2
    .CURREN  ( 1'b1 ),         // power up
    .RGB0    ( rgb_leds[0] ),  // RGB_LED output 0 // Pin 39 (B)
    .RGB1    ( rgb_leds[1] ),  // RGB_LED output 1 // Pin 40 (R)
    .RGB2    ( rgb_leds[2] )   // RGB_LED output 2 // Pin 41 (G)
);

// Drive strength options:
//   "0b000000" = 0mA
//   "0b000001" = 4mA
//   "0b000011" = 8mA
//   "0b000111" = 12mA
//   "0b001111" = 16mA
//   "0b011111" = 20mA
defparam driver.RGB0_CURRENT = "0b000011";
defparam driver.RGB1_CURRENT = "0b000011";
defparam driver.RGB2_CURRENT = "0b000011";
defparam driver.CURRENT_MODE = "0b0"; // "0"=full, "1"=half

endmodule

File: rgb_leds.pcf

# For the iCE40 UltraPlus (iCE40UP5K-QFN)
# Pin41=G, Pin40=R, Pin39=B
set_io rgb_leds[0] 40
set_io rgb_leds[1] 41
set_io rgb_leds[2] 39

อีกตัวอย่างหนึ่งเป็นโค้ด Verilog เพื่อสาธิตการใช้งานวงจร iCE40 sysCLOCK PLL (Phase-Locked Loop) เพื่อสร้างสัญญาณ Clock และวงจรควบคุม RGB LED Driver (SB_RGBA_DRV) ของชิป iCE40 UltraPlus

คำสั่ง icepll ใช้สำหรับการกำหนดค่าให้กับวงจร PLL เพื่อสร้างความถี่ที่ต้องการจากสัญญาณอินพุต เช่น ความถี่ที่ต้องการคือ 48MHz และใช้สัญญาณอินพุต 12MHz โดยมีตัวอย่างการทำคำสั่งดังนี้

$ icepll -p -i 12 -o 48

F_PLLIN:    12.000 MHz (given)
F_PLLOUT:   48.000 MHz (requested)
F_PLLOUT:   48.000 MHz (achieved)

FEEDBACK: SIMPLE
F_PFD:   12.000 MHz
F_VCO:  768.000 MHz

DIVR:  0 (4'b0000)
DIVF: 63 (7'b0111111)
DIVQ:  4 (3'b100)

FILTER_RANGE: 1 (3'b001)

ตัวอย่างการเขียนโค้ด Verilog มีดังนี้

File: pll_rgb_leds.v

module pll_rgb_leds ( 
  input  wire clk,
  output wire [2:0] rgb_leds
);

localparam N = 26; // bit width of the counter

reg  [N-1:0] counter = 0;
wire [1:0]   selected_bits;
wire [2:0]   rgb_ctrl;
wire clk_in, clk_out, pll_locked;

assign clk_in = clk;

SB_PLL40_PAD #(
  .FEEDBACK_PATH("SIMPLE"),
  .DIVR(0),        // DIVR =  0
  .DIVF(63),       // DIVF = 63
  .DIVQ(4),        // DIVQ =  4
  .FILTER_RANGE(1) // FILTER_RANGE = 1
) pll_inst ( 
  .LOCK(pll_locked),
  .RESETB(1'b1),
  .BYPASS(1'b0),
  .PACKAGEPIN(clk_in),
  .PLLOUTCORE(clk_out)
);

// Counter
always @(posedge clk_out) begin
   counter <= counter + 1'b1;
end

assign selected_bits = { counter[N-1], counter[N-2] };
assign rgb_ctrl[0] = (selected_bits == 2'b01); // Red
assign rgb_ctrl[1] = (selected_bits == 2'b10); // Green
assign rgb_ctrl[2] = (selected_bits == 2'b11); // Blue

// All three LEDs are active-low.
assign rgb_leds = ~rgb_ctrl;

endmodule

File: pll_rgb_leds.pcf

# For the iCE40 UltraPlus (iCE40UP5K-QFN)
# Pin35=CLK (12MHz), Pin41=G, Pin40=R, Pin39=B
set_io clk         35
set_io rgb_leds[0] 40
set_io rgb_leds[1] 41
set_io rgb_leds[2] 39

 

▷ แหล่งข้อมูลศึกษาเพิ่มเติม#

 

▷ กล่าวสรุป#

บทความนี้ได้นำเสนอเกี่ยวกับชิป FPGA ตระกูล iCE40 ของบริษัท Lattice Semiconductor และบอร์ด FPGA ที่มีจำหน่าย ซึ่งบอร์ดส่วนใหญ่ที่ได้มีการสำรวจมาเป็นตัวอย่างนั้น เป็นฮาร์ดแวร์ประเภท Open Source Hardware (OSHW) ที่มีการเปิดเผยและแชร์ไฟล์ของวงจรและการออกแบบ PCB จุดเด่นของบอร์ด iCE40 FPGA เหล่านี้คือ การใช้ซอฟต์แวร์ประเภท Open Source ภายใต้โครงการ IceStorm สำหรับการออกแบบวงจรดิจิทัลในชิป FPGA

 

This work is licensed under a Creative Commons Attribution-ShareAlike 4.0 International License.

Created: 2023-08-12 | Last Updated: 2023-08-19